博主未授权任何人或组织机构转载博主任何原创文章，感谢各位对原创的支持！ 博主链接 本人就职于国际知名终端厂商，负责modem芯片研发。 在5G早期负责终端数据业务层、核心网相关的开发工作，目前牵头6G算力网络技术标准研究。 博客…

写在前面 接上一篇文章（配置MIG IP过程）： 快速上手Xilinx DDR3 IP核（1）----MIG IP核的介绍及配置（Native接口） DDR3系列文章： 快速上手Xilinx DDR3 IP核----汇总篇（直达链…

Vivado中的MIG已经集成了modelsim仿真环境，是不是所有IP 都有这个福利呢，不知道哦，没空去验证。 第一步：使用vivado中的MIG IP生成一堆东西 ，这个过程自己百度。或者是ug586有step by step 的，so easy。 生成之后是这样子的 第二步：在modelsim中增加xilinx库 编译库 to…

本章节主要调用官方的MIG控制器，并使用官方的MIG控制器进行仿真，开发环境vivado2020.1 鉴于很多童鞋无法仿真自己新建的DDR工程，即使使用modelsim仿真也仿真失败，本例程着重于在vivado中，对自己新建的带DDR3的工程进行…

由于直接对 DDR3 进行控制很复杂，因此一般使用 MIG IP 来实现，同时为了更简单地使用 MIG IP，我们采用 AXI4 总线协议进行控制。下面首先介绍 MIG IP 的配置，然后看看官方 demo （里面包含一个仿真要用到的 DDR3 模型&am…

回复 1# 固执的寻觅 那是因为DDR中RAM需要的bmm elf文件没有吃进去，你可以参考example_top implement之后的impl_1目录下的脚本example_top.tcl.例如： add_files -quiet /vivado_prj/ddr3_0_example.srcs/sources_1/ip/ddr3_0/ddr3_0.dcp set_property netlist_only true [ge…

写在前面 本系列为 DDR3 控制器设计总结，此系列包含 DDR3 控制器相关设计：认识 MIG、初始化、读写操作、FIFO 接口等。通过此系列的学习可以加深对 DDR3 读写时序的理解以及 FIFO 接口设计等，附上汇总博客直达链接。 【DDR3 控制器设计】系列博客汇总篇（附直达链接） 目录 …

之前写这个系列的时候忘记上传了，刚好五一补一下。 文章目录 1 MIG IP核的接口1.1 AXI4 slave 接口1.2 Upsizing1.3 User Interface1.3.1 Command Path1.3.2 Write Path1.3.3 Read Path 1.4 Native interface1.5 Physical Layer Interface 2 仿真2.1 模块结构2.2 mi…